闩锁效应

CMOS电路具有一种独特的闩锁(Latchup,亦称为锁定或闭锁)失效,不仅对其可靠性造成严重威胁,而且成为进一步提高集成度和性能指标的主要障碍。本文介绍CMOS电路闩锁失效的产生原因、触发条件、检测方法和预防技术。

闩锁效应及其机理

闩锁效应

图1 基本的CMOS反相器电路及其剖面结构(含寄生晶体管示意图)

一个基本的p阱CMOS反相器电路及其剖面结构如图所示。图中表示了p阱CMOS集成电路的横向PNP和纵向NPN的寄生情况。PNP晶体管以n-Si作为基区,NPN晶体管以n+源漏区作为发射区,p阱为基区,n型衬底为收集区,电阻Rs是硅衬底电阻,Rw是p阱区的电阻。由于n沟道MOS管和p沟道MOS管都做成增强型,所以通常在未接输入信号时,它们都处于截止状态,正电源端VDD和负电源端VSS之间几乎没有电流流过。这正是CMOS电路静态功耗低的原因。但是,在测试和使用过程中,有时器件引出端(包括输出端、输入端和电源端等)受到外来电压或电流信号的触发,VDD和VSS之间会出现很大的导通电流。该电流一旦开始流动,即使除去外来触发信号也不会是断,只有关断电源或将电源电压降到某个值以下才能解除这个电流。这个现象就是闩锁效应。

图2 闩锁效应时CMOS电路的电流——电压特性

一旦CMOS电路处于闩锁状态,电源两端就处于近乎短路的状态,这不但使该器件本身失去功能,而且势必破坏与之相关的整体电路的正常工作。如果外电路未采取限流措施,则这个电流可增大到使器件内部电源或地的金属布线熔断,导致器件的彻底烧毁。

发生闩锁时的CMOS电路电流——电压特性曲线如图2所示,其中VBKDN称为触发电压,Isus和Vsus分别称为维持电流和维持电压,IH和VH分别称为保持电流和保持电压。

闩锁机理

理论和实验均表明,CMOS电路的闩锁效应是由于其内部存在寄生双极晶体管所引起的。

将图1所示的p阱CMOS反相器结构画成集总参数的等效电路图。该电路图与PNPN四层结构的闸流管相似,也被称为寄生闸流管。但是,由于存在阱电阻Rw和衬底电阻Rs,使寄生晶体管进入导通状态的条件又与普通闸流管不同。当电路处于正常工作状态时,VT1管的基极与发射极均接电源,VT2管的基极与发射极均接地,两个晶体管的发射结均为零偏,即处于截止状态,相当于寄生闸流管处于阻断状态,从而对CMOS电路的工作没有影响。如果CMOS电路和输入端或输出端甚至地端出现了正的或负的电路的浪涌电压或电流,就有可能使两只寄生晶体管都正向导通,相当于寄生闸流管因受触发而开通,电源和地之间出现强电流,从而使CMOS电路进入闩锁状态。

当有一强的正向外来触发电压加到CMOS反相器的电源端时,有一触发电流Ig流过衬底电阻Rs,所产生的压降如果达到了VT1管发射结正向导通压降(约为0.6V),就会使VT1管因发射结正偏而导通,其基极电流IB1通过Rs流到VDD,集电极电流IC1则经过串联电阻Rw流进VSS。如果IC1在Rw上产生的压降超过了VT2管发射结正向导通压降,则VT2管也因发射结正偏而导通。VT2管的集电极电流又加大了流过Rs的电流,导致VT1管的基极电位下降,使得VT1管的集电极电流进一步增加。这样一来,只要满足条件IC1>=IB2,即可形成正反馈回路。一旦正反馈回路形成,不管原来的触发信号还存在与否,两只寄生晶体管均会保持导通,导通后,CMOS反相器处于闩锁状态,其导通电流取决于整个回路的负载及电源电压。

为了抑制静电和浪涌电压的影响,CMOS电路通常在输入端附加保护网络,这种保护网络也会引发闩锁效应。

闩锁发生条件

闩锁产生条件

电路产生闩锁必须具备以下三个条件:

(1)触发之一寄生晶体管处于正向偏置,并产生足够大的集电极电流使另一寄生晶体管也处于正向偏置而导通。触发条件:寄生晶体管的发射结必须正向偏置。

(2)存在正反馈条件:两个寄生双极晶体管NPN和PNP的电流放大倍数乘积必须大于1。

通常纵向寄生晶体管VT2的电流增益较大Beta2>=10,而横向寄生晶体管VT1的电流增益很小Beta1=0.1~1。

(3)维持闩锁要求电路中能提供足够大的电流。偏置条件为:外加VDD端的电源电压必须大于出现闩锁后的维持电压Vsus,电源提供的电流必须大于维持电流Isus。

想到避免闩锁效应只要破坏其产生条件即可,更多的信息可以查看[1]。

参考文献

[1] CMOS模拟集成电路设计,章节2.5,关于CMOS技术的其他考虑。

Version Eff_Date Author Description
1.1 2016-10-6 Tacu Lee  加入闩锁效应处理方法。

未经允许不得转载:TacuLee » 闩锁效应

赞 (0)

评论 0

  • 昵称 (必填)
  • 邮箱 (必填)
  • 网址