TSPC(真单相时钟)结构触发器(动态触发器)

发布于 2015-08-17  1.73k 次阅读


TSPC电路构成的触发器电路由四级反相器构成, 上升沿触发, 当CK 为低电平, 输入反相器在节点X 上采样反向d 输入,第2 级反相器处于保持状态, 节点Y 预充电至V dd,第三级反相器处于保持状态, 时钟上升沿来时, 第二级反相器求值, Y 的电平值发生变化, 时钟ck 为高电平时,节点Y 的值传送到输出q, 该触发器的延时为4 个反相器的传播延时, 由于电路中元件数目很少, 而且采用动态逻辑, 因此功耗极低。

TSPC结构触发器

这里分为4种电平情况,讨论TSPC结构的特性:

  • d=0,ck=0时:

第一级反相器:P1通,P2通,N1断,X=1。

第二级反相器:P3通,N2通,N3断,Y=1.

第三级反相器:P4断,N4断,N5通,qn为未知电平或保持上一时间电平。假设没有电荷泄漏的情况下,P5和N6又不会消耗电荷,则电平会一直保持(考虑到电容的作用)。

第四级反相器:单纯的反相器,有缓冲的作用。

  • d=0,ck=1时:

第一级反相器:P1通,P2断,N1断,X为未知电平或是保持原来的电平。

第二级反相器:a、上一时刻为d=0,ck=0时,则X=1,此时P3断,N2通,N3通,Y=0;b、上一时刻为d=1,ck=0时,X=0,此时P3断,N2断,N3断,Y保持原来的电平,或为未知电平。

第三级反相器:a、Y=0时,P4通,N4断,N5断,qn为1,则q为0。B、Y=1,P4断,N4开,N5开,qn为0,则q为1.

第四级反相器:略。

  • d=1,ck=0时:

第一级反相器:P1断,P2断,N1开,X=0.

第二级反相器:P3开,N2断,N3断,Y=1.

第三级反相器:Y=1,P4断,N4断,N5开,qn保持原来电平或为未知电平。

第四级反相器:略。

  • d=1,ck=1时:

第一级反相器:P1断,P2断,N1通,X=0。

第二级反相器:P3断,N2断,N3开,Y保持原来电平或为未知电平。

第三级反相器:a、Y=0时,P4通,N4断,N5断,qn为1,则q为0。B、Y=1,P4断,N4开,N5开,qn为0,则q为1.

第四级反相器:略。

 

这里对于每一级反相器,再分4种情况讨论:

  • 第一级反相器:

输入                输出

d=0,ck=0         X=1

d=0,ck=1         X=?

d=1,ck=0         X=0

d=1,ck=1         X=0

  • 第二级反相器:

输入                输出

X=0,ck=0         Y=1

X=0,ck=1         Y=?

X=1,ck=0         Y=1

X=1,ck=1         Y=0

  • 第三级反相器:

输入                输出

Y=0,ck=0      qn=1

Y=0,ck=1      qn=1

Y=1,ck=0      qn=?

Y=1,ck=1      qn=0

       由于此触发器为上升沿触发器,也就是说对于第一级反相器而言,ck=0时,输出必为d的反向,ck=1时,状态即可为定,也可为保持。d控制的是一对互补CMOS,所以当ck=0时,输出完全被控于d。

对于第二级反相器而言,ck控制一对互补CMOS,ck=0时,Y必为1,为预充电状态,不受X影响。而当ck=1时,Y为X的反,所以根据X的值作处理即可。

对于第三级反相器而言,Y控制一对互补CMOS,所以当Y=0时,qn必输出为1,不受ck控制。而当Y=1时,ck=1时,皆可保证输出qn输出为Y的反。

 

接下来讨论第一级反相器的d的电平变化的影响。可以看出,ck=0时不用讨论,只要讨论ck=1的情况就可以了,而d=0,ck=1是保持原来电平,所以变化到d=0不会有影响,只要讨论变化到d=1,的情况,这肯定是从d=0,ck=1变化而来的。而d=1,ck=1前一状态为d=0,ck=0,则X=1,而第二级反相器完全受控于X,所以第一级反相器输出X变化了,但第二级输出Y不变。而第三级在ck=1情况下,输出必有Y的反相,所以只要第二级反相器输出不变,第三级的输出就没有问题。

从以上分析来看,对于TSPC结构的触发器,分析上采用对于每一级反相器的输入输出情况列举分析会比较简单。


公交车司机终于在众人的指责中将座位让给了老太太